2.3 PCB 布局与布线
学习目标:掌握原理图转 PCB、元件布局、手动布线与覆铜,完成 LED 闪烁板的 PCB 设计。
2.3.1 从原理图到 PCB
- 原理图 ERC 检查通过后,点击工具栏"转换为 PCB"(或
设计 → 更新 PCB) - 选择 PCB 尺寸(板框),如 60mm × 40mm
- LCEDA 自动导入元件与网络连接关系
转换后 PCB 界面:
┌──────────────────────────────┐
│ ┌──────┐ ┌──┐ ┌──┐ │
│ │U1 STC│ │R1│ │R2│ ... │ ← 元件散落
│ └──────┘ └──┘ └──┘ │ ← 飞线(连接关系)
│ ┌──┐ ┌──┐ ┌──┐ │
│ │C1│ │C2│ │LED1│ ... │
│ └──┘ └──┘ └──┘ │
└──────────────────────────────┘2.3.2 元件布局(Layout)
布局原则
| 原则 | 说明 |
|---|---|
| 主控优先 | 单片机 U1 居中,作为核心 |
| 外围就近 | 晶振/复位紧靠单片机引脚 |
| 去耦电容 | 电源引脚旁放 0.1uF 去耦电容 |
| 布局分区 | 按功能分区:电源、MCU、LED |
| 方向一致 | 同类元件方向一致,便于焊接 |
| 留足间距 | 元件间距 > 0.5mm,便于走线 |
布局步骤
- 拖动 U1(STC89C52)到板中央
- 晶振 Y1 紧靠 XTAL1/XTAL2,电容 C1/C2 对称放置
- 复位电路(R/C)放在 RST 引脚附近
- 8 颗 LED 与限流电阻排成一排(P1.0~P1.7)
- 电源/地、下载接口放在板边
2.3.3 布线(Routing)
布线规则
| 规则 | 推荐值 |
|---|---|
| 线宽(信号) | 10 mil(0.25mm) |
| 线宽(电源) | 20~30 mil |
| 线距 | ≥ 6 mil |
| 过孔内径/外径 | 0.4mm / 0.8mm |
| 焊盘到线间距 | ≥ 6 mil |
布线流程
- 先布电源/地线(加粗)
- 再布信号线(走短路径,避免交叉)
- 顶/底层配合(双面板)
- 走线 45° 角,避免直角
布线示例:
┌─────────┐
│ U1 │ R1 LED1
│ P1.0 ───┼───────●───────●─── VCC
│ P1.1 ───┼───────●───────●─── VCC
│ │ R2 LED2
└─────────┘2.3.4 覆铜(Copper Pour)
布完线后,给整板铺地铜:
- 选择"覆铜"工具
- 在板框内绘制覆铜区域
- 网络选择 GND,连接方式选实心/网格
- 覆铜作用:降低地阻抗、减少干扰、增强散热
2.3.5 设计规则检查(DRC)
- 菜单:
设计 → 设计规则检查(DRC) - 检查项目:
- 间距违规:走线/焊盘间距过小
- 未连接网络:有飞线未布通
- 短路:不同网络意外相连
- 修复所有违规后,DRC 报告"0 错误"
2.3.6 3D 预览
- 菜单:
视图 → 3D 预览 - 检查元件位置、焊接面、整体外观
关键知识点
| 知识点 | 说明 |
|---|---|
| 布局 | 合理安排元件位置,关系后续布线与性能 |
| 布线 | 用铜线连接网络,遵循线宽/间距规则 |
| 覆铜 | 铺地铜,降低干扰 |
| DRC | 设计规则检查,发现间距/短路/未连接问题 |
| 板框 | PCB 物理外形边界 |
常见问题
Q1:元件散落无法整理?
- 按功能分区逐个拖放
- 可先布主控再布外围
Q2:飞线(未布线)很多?
- 正常,飞线表示待连接的网络
- 逐步布线,直到飞线消失
Q3:DRC 报错很多?
- 常见为间距过小或未连接
- 按错误列表逐项修复
实验任务
- 完成 LED 闪烁板元件布局
- 完成全部布线 + 覆铜
- DRC 检查 0 错误
- 3D 预览检查板子效果
考核点 / 验收标准
| 考核项 | 验收标准 | 分值 |
|---|---|---|
| 元件布局 | 布局合理(主控居中、外围就近、功能分区) | 25 |
| 布线完成 | 全部网络布通,无飞线 | 30 |
| 设计规则 | DRC 检查 0 错误 | 25 |
| 覆铜与3D | 完成覆铜并 3D 预览检查 | 20 |
实操要求:现场提交 DRC 报告截图(0 错误)。