2. 硬件组成 & 技术参数
本页内容依据 TI(德州仪器)官方数据手册《CC2530F32/F64/F128/F256 True System-on-Chip Solution for 2.4-GHz IEEE 802.15.4 and ZigBee Applications》(SWRS081B)整理。
2.1 芯片概述
CC2530 是德州仪器(TI)推出的一款真·片上系统(True SoC)解决方案,专为 2.4-GHz IEEE 802.15.4、ZigBee 和 RF4CE 应用设计。它将性能优异的 RF 收发器、业界标准的增强型 8051 内核、系统内可编程 Flash 存储器、8-KB RAM 以及众多强大外设集成于单颗芯片,以非常低的总物料成本(BOM)即可构建稳健的网络节点。
| 项目 | 规格 |
|---|---|
| 芯片全称 | CC2530F32 / F64 / F128 / F256 |
| 内核 | 增强型 8051(单周期、带代码预取) |
| Flash | 32 / 64 / 128 / 256 KB(系统内可编程) |
| RAM | 8 KB(所有功耗模式下数据均可保持) |
| 协议 | IEEE 802.15.4、ZigBee、RF4CE |
| 工作频段 | 2.4 GHz ISM 频段 |
| 封装 | VQFN-40(6 mm × 6 mm) |
| 工作温度 | -40 ℃ ~ 125 ℃ |
| 电源电压 | 2.0 V ~ 3.6 V |
CC2530 有四种不同的闪存版本,分别对应 32/64/128/256 KB 的 Flash:
- CC2530F256:配合 TI 黄金单元级 ZigBee 协议栈(Z-Stack™),提供强大完整的 ZigBee 解决方案
- CC2530F64 及以上:配合 TI 黄金单元级 RemoTI 协议栈,可提供 ZigBee RF4CE 远程控制解决方案
2.2 系统架构
CC2530 的内部方框图可大致分为三大类模块:
- CPU 与内存相关模块:8051 内核、内存仲裁器、SRAM、Flash
- 外设、时钟与电源管理相关模块:各类外设、振荡器、电源管理器
- 无线电相关模块:RF 收发器、调制解调器、接收/发送链
┌─────────────────────────────────────────────────────────────┐
│ CC2530 系统架构 │
│ │
│ ┌──────────┐ ┌──────────────┐ ┌──────────────┐ │
│ │ 增强8051 │ │ 内存仲裁器 │ │ 8KB SRAM │ │
│ │ CPU内核 │◄────►│ (Memory Arb) │◄────►│ (低功耗保持) │ │
│ └──────────┘ └──────┬───────┘ └──────────────┘ │
│ ▲ │ │
│ │ ▼ │
│ ┌────┴─────┐ ┌──────────────┐ │
│ │ 调试接口 │ │ Flash 控制器│ ┌──────────────┐ │
│ │ (2线) │ │ (32~256KB) │ │ AES协处理器 │ │
│ └──────────┘ └──────────────┘ └──────────────┘ │
│ │
│ ┌──────────────────── 外设总线 (SFR/XREG) ───────────────┐ │
│ │ 定时器1(16位) 定时器2(802.15.4 MAC) 定时器3/4(8位) │ │
│ │ USART0/1 12位ADC(8通道) DMA(5通道) 看门狗 │ │
│ │ 睡眠定时器 比较器/运放 IR发生电路 I/O控制器(21引脚) │ │
│ └────────────────────────────────────────────────────────┘ │
│ │ │
│ ┌───────────────────────▼───────────────────────────────┐ │
│ │ RF 收发器:接收链(LNA/混频/滤波/ADC) │ │
│ │ 发送链(DAC/混频/PA) + 调制解调器 + RSSI/LQI │ │
│ └───────────────────────────────────────────────────────┘ │
└─────────────────────────────────────────────────────────────┘2.2.1 CPU 内核
- CC253x 系列使用的 8051 内核是单周期 8051 兼容内核,性能远高于传统 8051
- 具有三条不同的内存访问总线:SFR、DATA 和 CODE/XDATA,可单周期访问 SFR、DATA 和主 SRAM
- 内置调试接口和 18 输入扩展中断单元(分 6 个中断组,每组对应 4 个中断优先级之一)
- 中断可将设备从活动模式唤醒回空闲模式,部分中断还可从睡眠模式(PM1~PM3)唤醒设备
2.2.2 内存系统
内存仲裁器位于系统中心,通过 SFR 总线把 CPU、DMA 控制器、物理存储器和所有外设连接起来,负责仲裁同时访问同一物理存储器的顺序:
| 存储器 | 容量 | 特点 |
|---|---|---|
| SRAM | 8 KB | 映射到 DATA 和部分 XDATA 空间;超低功耗,数字部分掉电(PM2/PM3)时内容仍保持 |
| Flash | 32~256 KB | 映射到 XDATA 空间;系统内可编程(ISP);支持页面擦除和 4 字节编程;可保存网络参数等掉电不丢失数据 |
| ROM | 18 KB | 固化 ZigBee 协议栈基础服务与 AES 加密加速固件 |
五种复位源可复位设备:上电复位、外部复位(RESET_N)、看门狗复位、时钟丢失复位、软件复位。
2.2.3 外设资源
| 外设 | 说明 |
|---|---|
| 调试接口 | 专有两线串行接口,支持内电路调试、Flash 擦除、断点、单步执行 |
| Flash 控制器 | 管理写入/擦除,支持页面擦除和 4 字节编程 |
| I/O 控制器 | 管理 21 个通用 I/O 引脚;每引脚可配置输入/输出、上拉/下拉、独立中断;外设引脚可选两个位置映射 |
| DMA 控制器 | 五通道,通过 XDATA 访问所有物理存储器;支持 AES、Flash、USART、定时器、ADC 间高效搬数 |
| 定时器 1 | 16 位定时器/计数器,带 PWM,5 个独立的捕获/比较通道 |
| 定时器 2 | 专用于 IEEE 802.15.4 MAC 的定时器(供协议栈使用) |
| 定时器 3 / 4 | 两个 8 位定时器 |
| USART 0 / 1 | 两个多功能串口,支持 UART 及 SPI 等多种串行协议 |
| ADC | 12 位 ADC,8 通道,分辨率可配置;含电池监视器和温度传感器 |
| AES 协处理器 | 硬件加密加速(128 位 AES) |
| 睡眠定时器 | 32 kHz 低功耗定时器,带捕获功能 |
| 看门狗定时器 | 系统异常复位保护 |
| 其他 | 集成高性能运放与超低功耗比较器、IR 红外发生电路、CSMA/CA 硬件支持、数字 RSSI/LQI 支持 |
2.3 射频特性
| 参数 | 规格 |
|---|---|
| 工作频段 | 2.4 GHz ISM 频段(16 个信道,IEEE 802.15.4) |
| 接收灵敏度 | -97 dBm(最佳) |
| 可编程发射功率 | 最高 +4.5 dBm |
| 数据速率 | 250 kbps |
| 相邻信道抑制 | 49 dB(±5 MHz) |
| 链路预算 | 超过 121 dB |
| 接收 RSSI / LQI | 高精度数字支持 |
射频设计优点:
- 2.4-GHz IEEE 802.15.4 兼容射频收发器,接收灵敏度优异、抗干扰能力强
- 外部元件极少,异步网络仅需单颗晶振(32 MHz)
- 符合全球无线电法规:ETSI EN 300 328/EN 300 440(欧洲)、FCC CFR47 Part 15(美国)、ARIB STD-T-66(日本)
2.4 功耗特性(低功耗)
CC2530 提供多种工作模式,切换时间短,非常适合超低功耗应用:
| 工作模式 | 电流消耗 | 说明 |
|---|---|---|
| 主动模式 RX(CPU 空闲) | 24 mA | 射频接收状态 |
| 主动模式 TX @1 dBm(CPU 空闲) | 29 mA | 射频发射状态 |
| 功耗模式 1(PM1) | 0.2 mA | 4 µs 快速唤醒 |
| 功耗模式 2(PM2) | 1 µA | 睡眠定时器运行,定时唤醒 |
| 功耗模式 3(PM3) | 0.4 µA | 仅外部中断唤醒,极低功耗 |
注:手册中 PM1=0.2 mA / PM2=1 µA / PM3=0.4 µA 为典型值,不同版本手册数值略有差异,实际以最新版 TI 数据手册为准。
2.5 引脚定义(VQFN-40)
CC2530 采用 VQFN-40 封装(6 mm × 6 mm),共 21 个通用 I/O 引脚(19 个 × 4 mA、2 个 × 20 mA)。
| 引脚 | 名称 | 类型 | 说明 |
|---|---|---|---|
| 19 | P0_0 | 数字 I/O | 端口 0.0 |
| 18 | P0_1 | 数字 I/O | 端口 0.1 |
| 17 | P0_2 | 数字 I/O | 端口 0.2 |
| 16 | P0_3 | 数字 I/O | 端口 0.3 |
| 15 | P0_4 | 数字 I/O | 端口 0.4 |
| 14 | P0_5 | 数字 I/O | 端口 0.5 |
| 13 | P0_6 | 数字 I/O | 端口 0.6 |
| 12 | P0_7 | 数字 I/O | 端口 0.7 |
| 11 | P1_0 | 数字 I/O | 端口 1.0,20 mA 驱动能力 |
| 9 | P1_1 | 数字 I/O | 端口 1.1,20 mA 驱动能力 |
| 8 | P1_2 | 数字 I/O | 端口 1.2 |
| 7 | P1_3 | 数字 I/O | 端口 1.3 |
| 6 | P1_4 | 数字 I/O | 端口 1.4 |
| 5 | P1_5 | 数字 I/O | 端口 1.5 |
| 38 | P1_6 | 数字 I/O | 端口 1.6 |
| 37 | P1_7 | 数字 I/O | 端口 1.7 |
| 36 | P2_0 | 数字 I/O | 端口 2.0 |
| 35 | P2_1 | 数字 I/O | 端口 2.1 |
| 34 | P2_2 | 数字 I/O | 端口 2.2 |
| 33 | P2_3 | 数字 I/O / 模拟 | 端口 2.3 / 32.768 kHz 晶振输入 |
| 32 | P2_4 | 数字 I/O / 模拟 | 端口 2.4 / 32.768 kHz 晶振输入 |
| 25 | RF_P | RF I/O | 接收时正 RF 输入到 LNA(差分对) |
| 26 | RF_N | RF I/O | 接收时负 RF 输入到 LNA(差分对) |
| 22 | XOSC_Q1 | 模拟 I/O | 32 MHz 晶振引脚 1 或外部时钟输入 |
| 23 | XOSC_Q2 | 模拟 I/O | 32 MHz 晶振引脚 2 |
| 30 | RBIAS | 模拟 I/O | 参考电流外部精密偏置电阻 |
| 20 | RESET_N | 数字输入 | 复位引脚,低电平有效 |
| 28/27/24/29/21/31 | AVDD1~6 | 电源(模拟) | 2.0~3.6 V 模拟电源 |
| 39 / 10 | DVDD1 / DVDD2 | 电源(数字) | 2.0~3.6 V 数字电源 |
| 40 | DCOUPL | 电源(数字) | 1.8 V 数字电源去耦,不外接电路供电 |
2.6 开发支持
- CC2530 Development Kit / CC2530 ZigBee Development Kit / CC2530 RemoTI Development Kit(RF4CE)
- SmartRF Studio:射频参数配置与测试工具
- Packet Sniffer:协议包分析工具
- IAR Embedded Workbench:官方推荐的集成开发环境(配合 Z-Stack 使用)
- Z-Stack 协议栈:TI 黄金单元级 ZigBee 协议栈
2.7 典型应用
- 2.4-GHz IEEE 802.15.4 无线系统
- ZigBee 无线传感网络(家庭/楼宇自动化、照明系统、工业控制与监控)
- RF4CE 远程控制(64-KB Flash 及以上)
- 低功耗无线传感器网络(WSN)
- 消费电子、医疗健康监测
数据来源:Texas Instruments《CC2530 Datasheet(Rev. B)》(SWRS081B)及 TI 官网产品页。 完整数据手册:https://www.ti.com/lit/ds/swrs081b/swrs081b.pdf
2.8 课堂练习(3 套 · 每套 5 题)
配套 CC2530 本章内容的课堂选择题。每套 5 道单选题,点击选项即可作答、即时反馈对错。
依据页面 2.1 芯片概述、2.2 系统架构 内容作答
1 CC2530 属于哪一类芯片?
2 CC2530 的 CPU 内核是?
3 CC2530F256 的 Flash 容量是多少?
4 CC2530 的 RAM 容量是?
5 CC2530 工作于哪个频段?